洞天(3D立体集成)

山中洞穴,贯通群山,宛如自然之脉络,布局精妙绝伦,构造宛若天成。

好比于晶圆之上制作TSV硅通孔,实现3D堆叠芯片之间的高密度垂直互连,在同样的工艺节点下成倍提升晶体管的集成度,微小之中蕴藏宏大集成。

3D封装解决方案

通过TSV、晶圆重构、堆叠等工艺技术,以3D TSV Si堆叠、重构堆叠、Si Interposer堆叠等方式,实现存储芯片、裸芯片等3D集成,增加TSV立体集成工艺兼容性和灵活性。

jc-b-h jc-b-g jc-b-f jc-b-e jc-b-d jc-b-c 2 jc-b-a
jc-b-5

集成技术代表产品能力

3D TSV Integration
TSV能力

TSV Diameter:5/10μm
TSV Aspect Ratio:10:1
Wafer Thickness:50/100μm
RDL L/S:2μm/2μm
Die Stacked:8
uBump Diameter:20μm,Pitch:35μm
集

应用领域

通过TSV、晶圆重构、堆叠等工艺技术,以3D TSV Si堆置、重构堆疊、Si Interposer堆叠等方式,实现存储芯片、裸芯片等3D集成,增加TSV立体集成工艺兼容性和灵活性。


3D TSV Ultra Integration
3D TSV 晶圆埋置重构集成技术能力

TSV Diameter :20μm
TSV Aspect Ratio :15:1
Wafer Thickness :300μm
RDL L/S :5μm/5μm
uBump Diameter:20μm,Pitch:35μm
Die Stacked:9
Embedded Chip Size:10mm×10mm

3D TSV 转接板异质异构集成技术能力

TSV Diameter :20/30μm
TSV Aspect Ratio :10:1
RDL L/S :2μm/2μm
Interposer Stacked:3
汇

应用领域

通过TSV、晶圆重构、堆叠等工艺技术,以3D TSV Si堆置、重构堆疊、Si Interposer堆叠等方式,实现存储芯片、裸芯片等3D集成,增加TSV立体集成工艺兼容性和灵活性。

3D TSV Lite Integration
3D TSV 晶圆埋置重构集成技术能力

Cavity Wall Height:30/40±3um
Pad Interconnection:Laser Dielectric Etch
Au Thickness:0.03-0.08um
Bond shift ≤ ±15µm
RDL Line width≥30um,Space≥30um
Ball Diameter ≥200um
Trench Depth ≥70um,Angle:61°-71°
Cu Thickness:3.5±0.5um
Dicing shift ≤ ±5µm
Via Depth ≥30um ,Angle:61°-71°
Ni Thickness:3±0.5um
Package Type:MVP MVP+ UT Single Trench
合

应用领域

通过TSV、晶圆重构、堆叠等工艺技术,以3D TSV Si堆置、重构堆疊、Si Interposer堆叠等方式,实现存储芯片、裸芯片等3D集成,增加TSV立体集成工艺兼容性和灵活性。