纵横(2.5D系统集成)

奇峰之间,道路纵横交错。策略之间,智谋纷繁交织。

好比于通过复杂交错之布线层,在“横”向广度上跨越不同界限,在“纵”向高度上达到新的层次,实现多个芯片2.5D高密度互连。

完成跨领域的整合与统一。

2.5D封装解决方案

通过TSV、TMV、RDL、uBump、Chip to Wafer、Wafer molding等工艺技术,以Si基、有机RDL或混合RDL等Interposer上集成多颗芯片的方式,实现产品高互连密度、高带宽、高速和小尺寸的集成,缩短产品设计周期和降低设计难度。

jc-a-g jc-a-f jc-a-e jc-a-d jc-a-c jc-a-b jc-a-a

集成技术代表产品能力

2.5D Si Integration
TSV能力

TSV Diameter:3-30μm
TSV Aspect Ratio:15:1
RDL能力

L/S:0.8μm/0.8μm,0.4μm/0.4 μm(二期)
Metal Layers:5
RDL能力

uBump Diameter:20μm,pitch:35μm
uBump Counts≥300k
UBM:Cu/Ni/Au、Cu/Ni 、Cu/Ni/Cu
Mix Bump、 Solder Ball、Copper Pillar
集成能力

Si Interposer size:4× reticle
Si Interposer Thickness:50/100/200/300μm
Chip to Wafer Accuracy ≤ ±1μm
Temporary Bonding & Debonding

应用领域

通过TSV、TMV、RDL、uBump、Chip to Wafer、Wafer molding等工艺技术,以Si基、有机RDL或混合RDL等Interposer上集成多颗芯片的方式,实现产品高互连密度、高带宽、高速和小尺寸的集成,缩短产品设计周期和降低设计难度。

2.5D Si-less Integration
RDL能力

L/S:2μm/2μm
Metal Layers:7
Copper Layer Coverage>75%

uBump能力

uBump Diameter:20μm,pitch:35μm
uBump Counts ≥30k
UBM:Cu/Ni/Au、Cu/Ni 、Cu/Ni/Cu
Mix Bump、Solder Ball、Copper Pillar
集成能力

RDL Interposer:4 × reticle
Chip to wafer Accuracy ≤ ± 1μm
Wafer Molding Warpage ≤ 3mm

应用领域

通过TSV、TMV、RDL、uBump、Chip to Wafer、Wafer molding等工艺技术,以Si基、有机RDL或混合RDL等Interposer上集成多颗芯片的方式,实现产品高互连密度、高带宽、高速和小尺寸的集成,缩短产品设计周期和降低设计难度。

2.5D Mix Integration
混合Interposer集成能力

Global RDL L/S:5μm/5 μm
Local Si Metal Layers:5
Interposer Size:4× reticle
Chip to wafer Accuracy ≤ ±1 μm
Local Si RDL L/S:0.8 μm/0.8 μm ,0.4 μm/0.4 μm(二期)

应用领域

通过TSV、TMV、RDL、uBump、Chip to Wafer、Wafer molding等工艺技术,以Si基、有机RDL或混合RDL等Interposer上集成多颗芯片的方式,实现产品高互连密度、高带宽、高速和小尺寸的集成,缩短产品设计周期和降低设计难度。