洞天 3D

山中洞穴，贯通群山，宛如自然之脉络，布局精妙绝伦，构造宛若天成。

好比于晶圆之上制作TSV硅通孔，实现3D堆叠芯片之间的高密度垂直互连，在同样的工艺节点下成倍提升晶体管的集成度，微小之中蕴藏宏大集成。

3D封装解决方案

通过TSV、晶圆重构、堆叠等工艺技术，以3D TSV Si堆叠、重构堆叠、Si Interposer堆叠等方式，实现存储芯片、裸芯片等3D集成，增加TSV立体集成工艺兼容性和灵活性。

集成技术代表产品能力

集
汇
合
集
3D TSV Integration
TSV Diameter ：20μm
Embedded Chip Size：10mm×10mm
Wafer Thickness ：300μm
TSV Diameter ：20/30μm
uBump Diameter：20μm，Pitch：35μm
TSV Aspect Ratio ：10:1
TSV Aspect Ratio ：15:1
RDL L/S ：2μm/2μm
RDL L/S ：5μm/5μm
Interposer Stacked：3
Die Stacked：9
集
汇
3D TSV Ultra Integration
TSV Diameter：3-30μm
L/S：0.8μm/0.8μm，0.4μm/0.4 μm（二期）
TSV Aspect Ratio：15：1
Metal Layers：5
uBump Diameter：20μm，pitch：35μm
Si Interposer size：4× reticle
uBump Counts≥300k
Si Interposer Thickness：50/100/200/300μm
UBM：Cu/Ni/Au、Cu/Ni 、Cu/Ni/Cu
Chip to Wafer Accuracy ≤ ±1μm
Mix Bump、 Solder Ball、Copper Pillar
Temporary Bonding & Debonding
汇
合
3D TSV Lite Integration
TSV Diameter：3-30μm
L/S：0.8μm/0.8μm，0.4μm/0.4 μm（二期）
TSV Aspect Ratio：15：1
Metal Layers：5
uBump Diameter：20μm，pitch：35μm
Si Interposer size：4× reticle
uBump Counts≥300k
Si Interposer Thickness：50/100/200/300μm
UBM：Cu/Ni/Au、Cu/Ni 、Cu/Ni/Cu
Chip to Wafer Accuracy ≤ ±1μm
Mix Bump、 Solder Ball、Copper Pillar
Temporary Bonding & Debonding
合
×